2)延迟偏离
延迟偏离(Delayskew)是指同一UTP电缆中传输速度最快的线对和传输速度最慢线对的传输延迟差值,它以同一缆线中信号传播延迟最小的线对的时延值作为参考,其余线对与参考线对都有时延差值。最大的时延差值即是电缆的延迟偏离。
延迟偏离对UTP中4对线对同时传输信号的100BASE-T4和1000BASE-T 等高速以太网非常重要,因为信号传送时在发送端分组到不同线对并行传送,到接收端后重新组合,如果线对间传输的时差过大接收端就会丢失数据,从而影响信号的完整性而产生误码。
9.回波损耗
回波损耗(Return Loss,RL)是线缆与接插件构成布线链路阻抗不匹配导致的一部分能量反射。当端接阻抗(部件阻抗)与电缆的特性阻抗偏离标准值时,在通信链路上就会导致阻抗不匹配。阻抗的不连续性引起链路偏移,电信号到达链路偏移区时,必须消耗掉一部分来克服链路偏移,这样会导致两个后果,一个是信号损耗,另一个是少部分能量会被反射回发送端。被反射到发送端的能量会形成噪声,导致信号失真,降低了通信链路的传输性能。
回波损耗的计算公式为
回波损耗=发送信号/反射信号
从上式可看出,回波损耗越大,反射信号越小,意味着通道采用的电缆和相关连接硬件阻抗一致性越好,传输信号越完整,在通道上的噪声越小。因此回波损耗越大越好。
TIA/EIA 和ISO 标准中对布线材料的特性阻抗作出定义,常用UTP 的特性阻抗为100Ω,误差值为15%。在综合布线工程中,建议采购同一厂商同一批生产的双绞线电缆和接插件,以保证整条通信链路特性阻抗的匹配性,减少回波损耗和衰减。在施工过程中端接不规范、布放电缆时出现牵引用力过大或踩踏线缆等原因,都可能引起电缆特性阻抗变化,从而发生阻抗不匹配现象,因此要文明施工,规范施工,提高施工质量,减少阻抗不匹配现象发生。
8.5 FLUKEDSP4x00现场认证测试
8.5.1 现场测试的环境要求
为保证综合布线系统测试数据准确可靠,对测试环境有着严格规定。
1.无环境干扰
综合布线测试现场应无产生严重电火花的电焊、电钻和产生强磁干扰的设备作业,被测综合布线系统必须是无源网络,测试时应断开与之相连的有源、无源通信设备,以避免测试受到干扰或损坏仪表。
2.测试温度要求
综合布线测试现场的温度宜在20℃~30℃左右,湿度宜在30%~80%,由于衰减指标的测试受测试环境温度影响较大,当测试环境温度超出上述范围时,需要按有关规定对测试标准和测试数据进行修正。
3.防静电措施
我国北方地区春、秋季气候干燥,湿度常常在10%~20%,验收测试经常需要照常进行,湿度在20%以下时,静电火花时有发生,不仅影响测试结果的准确性,甚至可能使测试无法进行或损坏仪表;这种情况下一定注意测试者和持有仪表者采取防静电措施。
8.5.2 测试结果描述
测试结果用通过(PASS)或失败(FAIL)表示。接线图用通过或错误类型显示测试结果;长度指标用测量的最短线对的长度表示测试结果;传输延迟和延迟偏离用每线对实测结果和比较结果显示,对于NEXT、PSNEXT、衰减、ACR、ELFEXT、PSELEXT 和RL等用dB表示的电气性能指标,用余量和最差余量表示测试结果。
所谓余量(Margin),就是各性能指标测量值与测试标准极限值(Limit)的差值,正余量表示比测试极限值好,结果为PASS,负余量表示比测试极限值差,结果为FAIL,余量越大,说明距离极限值越远,性能越好。
8.5.3 测试前准备工作
测试注意事项如下。
①认真阅读测试仪使用操作说明书,正确使用仪表。
②测试前要对测试仪主机、辅机充电并观察充电是否达到80%以上。不要在电压过低情况下测试,中途充电可能造成已测试数据丢失。
③熟悉布线现场和布线图,测试过程也同时可对管理系统现场文档、标识进行检验。
④发现链路结果为“测试失败”时,可能有多种原因造成,应进行复测再次确认。
测试仪存储测试数据和链路数有限(5000个),及时将测试结果转存到计算机中后,测试仪可在现场继续使用。
⑤根据测试类型,如通道、永久链路、光纤链路选择合适的接口适配器。
⑥DSP测试仪的主端和远端应该每月做一次自校准,用自测试来检查硬件情况。
⑦用不小于15m的双绞线校准NVP值。
8.5.4 现场认证测试步骤
1.连接被测链路
将测试仪主机和远端机连上被测链路,如果是通道测试就使用原跳线连接仪表,如果是永久链路测试,就必须用永久链路适配器连接。
2.设置测试标准和线缆类型
在用DSP测试仪测试之前,需要选择测试
依据的标准:北美、国际等标准;需要选择测试链路类型:通道连接方式,永久连接方式;需要选择线缆类型:3类、5类、5e类、6类双绞线、多模光纤和单模光纤等。
3.其他设置
其他相关设置包括如下内容。
①设置测试相关信息:测试单位、被测单位、测试人姓名、测试地点等名称,上述信息将出现在测试报告的上方。
②设置长度单位:英尺/米;设置日期和时间;设置远端辅助测试仪指示灯,蜂鸣器。由于测试是在主机和远端机相互配合下进行的,该功能可使远端测试者了解主机一侧该链路测试结果;选择打印/显示语言;设置测试环境温度等。
4.自动测试
完成以上步骤后,将测试挡打到“AUTO”,再按“TEST”键自动测试所选择标准要测试的全部指标。
5.保存结果
测试结束,主机面板显示“TestPass”表示测试通过;“显示TestFail”表示测试失败,测试通过时,按主机上的“SAVE”键,键入被测信息点编号,保存自动测试结果。可按“View Result”查看主机中保存的测试结果。
6.故障诊断
测试中出现“失败”时,要进行相应的故障诊断测试。按故障诊断键[Fault Info],再从单项测试“Single Test”中启动TDR和TDX功能,扫描定位故障。
查找故障后,排除故障,重新进行自动测试,直至指标全部通过为止。
7.结果送管理软件Link Ware
当所有要测的信息点测试完成后,用分离读卡机将移动存储卡上的结果送到安装在计算机上的管理软件Link Ware进行管理分析。Link Ware软件有几种形式提供用户测试报告:①所有测试频率点的彩色图形报告;②最差点数据的文本格式报告;③重要数据的汇总报告。
8.打印输出
可从Link Ware打印输出,也可通过串口将测试主机与打印机连接,打印输出。
8.5.5 故障诊断
如果测试失败,则要启动故障诊断。5e类和6类标准对近端串扰和回波损耗的链路性能要求非常严格,即使所有元件都达到规定的指标且施工工艺也达到满意的水平,也有可能出现链路测试失败情况,综合布线存在的故障包括接线图错误、电缆长度问题、衰减过大、近端串扰过高、回波损耗过高等。为了保证工程合格,故障需要及时解决,这样对故障的定位技术及定位的准确度提出了较高的要求,诊断能力高可以节省大量的故障诊断时间。
DSP-4x00采用两种先进的高精度时域反射分析和高精度时域串扰分析对故障定位分析。
1.高精度时域反射分析
高精度时域反射(High Definiton Time Domain Reflectometry,HDTDR)分析,主要用于测量长度、传输时延(环路)、时延差(环路)和回波损耗等参数,并针对有阻抗变化的故障进行精确的定位,用于与时间相关的故障诊断。
该技术通过在被测试线对中发送测试信号,同时监测信号在该线对的反射相位和强度确定故障的类型,通过信号发生反射的时间和信号在电缆中传输的速度可以精确地报告故障的具体位置。测试端发出测试脉冲信号,当信号在传输过程中遇到阻抗变化就会产生反射,不同的物理状态所导致的阻抗变化是不同的,而不同的阻抗变化对信号的反射状态也是不同的。当远端开路时,信号反射并且相位未发生变化,而当远端为短路时,反射信号的相位发生了变化,如果远端有信号终结器,则没有信号被反射。测试仪根据反射信号的相位变化和时延判断故障类型和距离。
2.高精度时域串扰分析
高精度时域串扰(High Definiton Time Domain Crosstalk,HDTDX)分析,通过在一对线对上发出信号的同时,在另一对线上观测信号的情况测量串扰相关的参数及故障诊断,以往对近端串扰的测试仅能提供串扰发生的频域结果,即只能知道串扰发生在哪个频点,并不能报告串扰发生的物理位置,这样的结果远远不能满足现场解决串扰故障的需求。由于是在时域进行测试,因此根据串扰发生的时间及信号的传输速度可以精确地定位串扰发生的物理位置。这是目前惟一能够对近端串扰进行精确定位并且不存在测试死区的技术。
3.故障诊断步骤
当测试结果未通过时,可启动DSP-4x00故障诊断程序对故障进行分析。方法是按故障诊断键[Fault Info],测试仪就提供即时的诊断图表,先自动显示故障类型是1,2-3,6的NEXT未通过,再启动TDX进行故障分析,是用TDX分析的NEXT失败的地点。
4.主要故障类型
1)电缆接线图未通过
电缆接线图主要包括开路、短路、交叉、串绕等几种错误类型。开路、短路在故障点都会有很大的阻抗变化,对这类故障可以利用HDTDR技术进行定位。故障点将对测试信号造成不同程度的反射,并且不同的故障类型的阻抗变化是不同的,因此测试设备可以通过测试信号相位的变化及相位的反射时延判断故障类型和距离。当然定位的准确与否还受设备设定的信号在该链路中的标称传输率(NVP)值的影响。
2)长度问题
长度未通过的原因可能有:NVP设置不正确(可用已知长度的好线缆校准NVP);实际长度超长;开路或短路;设备连线及跨接线的总长过长。
3)衰减
信号的衰减(Attenuation)同很多因素有关,如现场的温度、湿度、频率、电缆长度、端接工艺等,阻抗不匹配造成能量的反射和损失。在现场测试工程中,在电缆材质合格的前提下,衰减大多与电缆超长有关,对于链路超长可以通过HDTDR技术进行精确定位。
4)近端串扰
近端串扰故障常见于链路中的接插件部位,可能的因素有: